PAT-NO:

JP359108341A

DOCUMENT-IDENTIFIER: JP 59108341 A

TITLE:

COMPLEMENTARY TYPE METAL OXIDE

SEMICONDUCTOR FIELD

EFFECT TRANSISTOR

PUBN-DATE:

June 22, 1984

INVENTOR-INFORMATION:

NAME

INAGAKI, AKIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI ELECTRIC CO LTD

N/A

APPL-NO:

JP57218748

APPL-DATE:

December 14, 1982

INT-CL (IPC): H01L027/08, H01L029/78

US-CL-CURRENT: 257/269, 257/E21.614

ABSTRACT:

PURPOSE: To reduce the area of a silicon chip to approximately a half, and

to obtain the silicon chip of small chip size by utilizing not only the surface

side of a silicon board but also the back side as active regions, each forming

the MOSFETs to both the surface side and the back side and forming the MOSFETs

to a complementary shape.

CONSTITUTION: B<SP>+</SP> Ions are implanted to the N type silicon board 21

to form a P<SP>-</SP> layer 22. Oxide films 23 are formed to both surfaces

through steam oxidation, and windows 24 are bored to the surface oxide film 23

while protecting the back. Boron is diffused from the windows to form

P<SP>+</SP> layer regions 25, 26. Windows 27 are bored to the back oxide film

23, and phosphorus is diffused from the windows to form N regions 28, 29.

Windows 30 are bored in gate regions in both surfaces. Oxide films 31 are

formed to the windows 30, and the sections 32 of source and drain regions in

both surfaces are removed. Aluminum films 33 are evaporated on both surfaces.

The field oxide film 23 on the surface side and the aluminum film 33 among a

gate electrode and source and drain electrodes are removed, and both surfaces

are coated with CVD nitride films 34 for protection. Lastly, windows are bored

to pad sections, and back bumps 13, 14, 15 connected to a gate electrode, a

source electrode and a drain electrode are formed.

COPYRIGHT: (C)1984,JPO&Japio

DERWENT-ACC-NO:

1984-191955

DERWENT-WEEK:

198431

COPYRIGHT 2007 DERWENT INFORMATION LTD

TITLE:

Single-chip CMOS field-effect transistor - uses

bump

gate, source and drain electrodes to minimise chip size

NoAbstract Dwg 1,2/3

PATENT-ASSIGNEE: FUJI ELECTRIC MFG CO LTD[FJIE]

PRIORITY-DATA: 1982JP-0218748 (December 14, 1982)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE PAGES

MAIN-IPC

JP 59108341 A June 22, 1984 N/A 025

N/A

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO APPL-

DATE

JP 59108341A N/A 1982JP-0218748

December 14, 1982

INT-CL (IPC): H01L027/08, H01L029/78

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

TITLE-TERMS: SINGLE CHIP CMOS FIELD EFFECT TRANSISTOR BUMP GATE SOURCE DRAIN

ELECTRODE MINIMISE CHIP SIZE NOABSTRACT

DERWENT-CLASS: U13

(9) 日本国特許庁 (JP)

10特許出願公開

⑩公開特許公報(A)

昭59—108341

1 Int. Cl.³ H 01 L 27/08 29/78

識別記号

庁内整理番号 6655-5F 7377-5F ❸公開 昭和59年(1984)6月22日

発明の数 1 審査請求 未請求

(全 3 頁)

砂相補型MOS電界効果トランジスタ

願 昭57-218748

②出 願 昭57(1982)12月14日

⑰発 明 者 稲垣明夫

②特

川崎市川崎区田辺新田1番1号

富士電機製造株式会社內

切出 願 人 富士電機製造株式会社

川崎市川崎区田辺新田1番1号

砂代 理 人 弁理士 山口巌

明 細 響

1. 発明の名称 相補型MOS 虹界効果トランジスタ 2. 特許請求の範囲

1)シリコン基板が厚さ万向に機同されたP磨とN層とからなり、各層には逆導電形のソースおよびドレイン領域がそれぞれ設けられ、シリコン基板の両面には各ソースおよびドレイン領域にまたがる酸化膜とその上に液層されたゲートがそれぞれ設けられ、かつ一方の面のゲート、ソース、ドレインにはそれぞれバンプ電極が形成されたことを特徴とする相補型電弁効果トランジスタ。

3. 発明の詳細な説明

本発明はPチャネルMOS電界効果トランジスタとNチャネル電界効果トランジスタとが同一チップ内に形成された相補型MOS電界効果トランジスタ、いわゆるCMOSに興する。

相補型MOS電料効果トランジスタ(FET)を同一チップ内に形成するには、従来は第1図のようにシリコン板1の一面側にPウェルと呼ばれるP領域2を形成し、その中にソース、ドレイン

領域(N⁺領域)3、4を形成し、酸化膜5を介してゲート電優6を設けてNチャネルMOSFETを構成する。さらに、Pウエル2以外の領域にP⁻領域7、8を形成してソース、ドレイン領域とし、酸化膜9を介してゲート電優10を設けてPチャネルMOSFETを構成し、Cの両MOSFETを相補型に使用する。

以下図を引用して本発明の実施例について説明

- 1 -

特開昭59-108341 (2)

する。第2四に明らかなように本発明によるOM O S は装備(上側) に形成された P チャネル MOS FET 1 1 と展面(下側) に形成された N チャネル MOSFET 12よりなる。NナヤネルMOSFET 12 のゲート 5 およびソース、ドレイン領域 3 . 4 に はそれぞれパンプ電極13、14、15が形成さ れ、基板上の配線導体との接続に使用される。表 面側のPチャネルMUSFET 11と器板との接続は 適常のワイヤボンド法で行う。第3図(A)~(I)は具 体的な製造工程を示す。N形シリコン版21には イオンを注入、ドライブインにより第3図(A)に示 すように PM 2 2 を形成する。 次にスチーム酸化 により両面に嵌化膜23を形成した後、異面を保 酸し表面酸化膜23に光酸刻法により第3凶(B)に に示す窓 2 4 を明ける。 第 3 凶(C)では、この 思よ りほう米を拡散して「対頭」と5、26を形成する つづいて展面般化膜23に第3図(D)に示す窓27 を明け、この窓よりりんを鉱液してN領域28, 29を形成する。次に胡3図(2)に示すように両面 に光融到法を随してゲート領域に総30を明ける。

- 3 -

図は本発明の一製脂倒の断面図、第3図(A)~(I)は その製造工程を顧次示す断面図である。

1 1 : P チャネル MOSFET 、 1 2 : N チャネル MOSFET 、 1 3 、 1 4 、 1 5 : バンプ 版稿。 この窓30に酸膜31を形成し、第3図(F)に示すように両面のソース、ドレイン領域の部分32を除去する。つづいて第3図(G)に示すように両面にアルミニウム膜33を無着する。次に第3図(H)に示すように表面側のフィールド酸化膜23上ならびにゲート電極とソース、ドレイン電極間のアルミニウム膜33を除去し、両面を採設用UVD強化膜34で殴う。 破後にパッド部分に患をあけゲート電極、ソース電極、ドレイン電極に接続する 英面パンブ13.14,15を設けることにより第2図と同様な第3図(D)に示すチップができ上がる。

以上述べたように本発明はシリコン板の製面側だけでなく裏面側も能動領域として利用してそれぞれ MOSFET を形成し相補型とするもので、これによりシリコンチップ面積を約1/2にすることができ、チップサイズの小さい相補形 MOSFET のチップとして有効に使用することができる。

4. 図面の簡単な説明

第1図は従来の相補形 MOSFET の断面図、第2

-- 4 --

REAL D D B COL

